Questão número 515675
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Dado o seguinte pedaço de código em SystemVerilog.
... rand logic [15:0] x,y,z; constraint todos_os_valores { x < z; y == x; z < 500; y > 490; } Quantas soluções diferentes o resolvedor de restrições do simulador irá gerar?- A. 36
- B. 42
- C. 15
- D. 53
- E. 24
O Provas e Concursos é um banco de dados de questões de concursos públicos organizadas por matéria, assunto, ano, banca organizadora, etc
Contato
contato@provaseconcursos.com.br
