Questão número 515676
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Dado o seguinte trecho de código em System Verilog.
... rand bit [3:0] Instr; rand bit [3:0] ALU_OP; constraint todos_os_valores { (Instr != 4d0) -> (ALU_OP == 4d0); } Qual a probabilidade de se ter Instr == 4d1 e ALU_OP == 4d0?- A. 1/16
- B. 1/31
- C. 1/256
- D. 1/128
- E. 0
O Provas e Concursos é um banco de dados de questões de concursos públicos organizadas por matéria, assunto, ano, banca organizadora, etc
