Engenharia de Telecomunicações - Eletrônica analógica e digital - Instituto de Planejamento e Apoio ao Desenvolvimento Tecnológico e Científico (IPAD) - 2006
O circuito abaixo é um contador composto por FF – JK da família de circuitos integrados TTL. Considere os FF devidamente alimentados e ativados na descida do pulso de clock. Considere, também, que a saída do contador será um número decimal correspondente ao binário QC QB QA, sendo QA o bit menos significativo e que a linha de "partida" está normalmente no nível lógico 1 (um). Após ser fornecido um pulso negativo na linha de partida, é correto afirmar que enviando uma seqüência de pulsos na linha de clock, esse contador segue a seqüência de estado:
0 - 1 - 2 - 3 - 4 - 5 - 0....
0 - 1 - 3 - 5 - 7 - 2 - 0...
0 - 1 - 3 - 7 - 6 - 4 - 0.
0 - 4 - 3 - 2 - 1 - 3 - 0...
0 - 4 - 6 - 2 - 1 - 3 - 0....
{TITLE}
{CONTENT}
{TITLE}
Aguarde, enviando solicitação...