Engenharia de Telecomunicações - Eletrônica analógica e digital - Centro de Seleção e de Promoção de Eventos UnB (CESPE) - 2004
Com relação à figura acima, julgue o item a seguir.
A figura mostra um flip-flop JK mestre-escravo. Independentemente do estado inicial da saída Q, se as entradas J e K estiverem ambas em nível lógico 1, quando ocorrer uma transição negativa do clock, a saída Q irá para o nível lógico 1.
{TITLE}
{CONTENT}
{TITLE}
Aguarde, enviando solicitação...