Engenharia Eletrônica - Eletrônica Digital - Centro de Seleção e de Promoção de Eventos UnB (CESPE) - 2012
Acerca do circuito lógico representado pelo diagrama acima, julgue os próximos itens.
O circuito acima está sujeito ao fenômeno do risco estático (static hazard), ou seja, se a saída Z estiver em 1 (valor lógico verdadeiro), ela poderá passar temporariamente pelo valor 0 (valor lógico falso) após uma mudança nas entradas, mesmo que a expressão lógica indique Z = 1 para os novos valores de entrada.
{TITLE}
{CONTENT}
{TITLE}
Aguarde, enviando solicitação...