Engenharia Eletrônica - Eletrônica Digital - Centro de Seleção e de Promoção de Eventos UnB (CESPE) - 2004
A respeito de projeto e otimização de circuitos integrados, julgue os seguintes itens.
Em sistemas VLSI síncronos, o deslizamento do relógio (clock skewing) constitui, normalmente, um problema, porém, em certos casos, ele pode ser utilizado para acelerar a vazão em estruturas do tipo pipeline.
{TITLE}
{CONTENT}
{TITLE}
Aguarde, enviando solicitação...