Questões de Ciência da Computação do ano 0000

Afirmar que um processador é "de 32 bits" significa que:

• A. o formato de sua instrução de máquina é 32 bits;
• B.

  sua Unidade Aritmética e Lógica (ALU) tem capacidade de operar dados no formato 32 bits a cada ciclo de máquina;

• C.

  a largura do feixe de dados do barramento entre o processador e a memória principal é de 32 bits;

• D.

  a largura do feixe de endereços do barramento entre o processador e a memória principal é de 32 bits;

• E.

  sua memória principal tem capacidade de ler/escrever dados de 32 bits a cada acesso.

O tamanho da instrução (de máquina) de um certo computador é 16 bits; os 8 bits mais significativos especificam o código da operação (opcode) e os 8 bits restantes o modo de endereçamento envolvido. O número máximo de instruções (operações) diferentes que esse computador pode ter é:

• A. 128
• B. b) 64
• C. 32
• D. 256
• E. 65536

Considere a instrução assembler XOR R1, R4; de um certo computador de 16 bits em que a operação lógica "ou-exclusivo" é realizada entre o operando fonte (no caso R1) e o operando destino (no caso R4) e o resultado carregado no lugar do operando destino. Sendo os conteúdos de R1 e R4, respectivamente, em notação hexadecimal 5555 e AAAA, ao final da instrução o conteúdo de R4, também em notação hexadecimal, será:

• A. FFFF
• B. 0000
• C. 1111
• D. 5555
• E. AAAA

Em um certo computador, a largura do feixe de endereços do barramento entre o processador e a memória principal é de 32 bits. Pode-se afirmar que:

• A.

  o processador pode endereçar até um máximo de 4 Giga bytes na memória;

• B.

  a memória principal tem capacidade máxima de 4 Giga bytes;

• C.

  o processador pode endereçar até um máximo de 4 Giga (1 Giga = 10⁹) posições de memória;

• D.

  a memória principal tem capacidade máxima de 2 Giga palavras;

• E.

  a memória principal pode ser expandida até um máximo de 4 Giga bytes.

O projeto da memória principal de um certo computador empregou pastilhas (chips) de memória de 16M x 1, ou seja, com organização interna de 16 Mega (1Mega = 10⁶) posições de 1 bit cada. Sabendo-se que esta memória lê/escreve dados sempre no formato 32 bits a cada acesso, pode-se afirmar que:

• A.

  a capacidade mínima possível de ser implementada nesta memória é de 32 Mega bytes;

• B.

  a capacidade máxima total da memória é de 16 Mega bytes;

• C.

  a capacidade máxima total da memória é de 32 Mega bytes;

• D.

  a implementação da memória consumiu 16 pastilhas 16M x 1;

• E.

  a capacidade mínima possível de ser implementada nesta memória é de 64 Mega bytes.

Considere as formas clássicas de controle de entrada e saída (E/S), a saber:

I- E/S programada ou por "loop de status"

II- E/S por interrupção

III- E/S por acesso direto à memória (DMA)

A transferência dos dados em si NÃO é controlada pelo processador na (s) forma (s):

• A. II, apenas;
• B. III, apenas;
• C. I, apenas;
• D. I e II, apenas
• E. I e III, apenas;

Em um certo computador, o processador realiza acessos de leitura à memória principal sempre no formato 64 bits, mas as escritas podem ser nos formatos 64, 32, 16 ou 8 bits. Nessas condições, o número mínimo de linhas de controle enviadas pelo processador à memória para especificar o tipo de acesso (leitura ou escrita) e o formato envolvido deve ser de:

• A. 2
• B. 5
• C. 8
• D. 3
• E. Não é possível determinar.

O projeto da memória principal de um certo computador utilizou pastilhas (chips) de memória de 16M x 1, ou seja, com organização interna de 16 Mega posições de 1 bit cada. Sabendo-se que a capacidade total implementada foi de 128 Mega bytes, o número total de pastilhas empregado no projeto foi de:

• A. 128
• B. 32
• C. 64
• D. 16
• E. Não é possível determinar.

Considere os métodos relacionados abaixo:

1. LRU (least recently used)

2 . Write-through

3 . FIFO (first-in , first-out)

4 . Write-back

5 . Random (randômico)

Podem ser utilizados como técnicas ou algoritmos de reposição de blocos (ou linhas de dados) em memórias cache somente os métodos::

• A. 1, 3 e 5
• B. 2 e 4
• C. 1
• D. 3
• E. 5

Um processador dispõe de um cache de tempo de acesso de 20 nseg (1 nseg = 10-9 do segundo) e taxa de acerto (hits) de 95%, e de uma memória principal com tempo de acesso de 100 nseg. Nessas condições, o tempo médio com que o processador realiza um acesso é de:

• A. 25 nseg
• B. 20 nseg
• C. 50 nseg
• D. 80 nseg
• E. 24 nseg