Questões de Engenharia de Telecomunicações do ano 2006

A simplificação da expressão lógica  está corretamente indicada em

• A.

  S = Z

• B.

  S =

• C.

  S = X.Z

• D.

  S =

• E.

  S =

A expressão lógica que caracteriza uma porta NAND de duas entradas, X e Y, é

• A.

  X + Y

• B.

  X + Y

• C.

  X.Y

• D.

  X.Y

• E.

  X.Y

O circuito integrado TTL identificado por 74LS47 é um decodificador BCD-Sete Segmentos cujas saídas são ativas em nível baixo (0). Ele é usado para acionar o dispositivo:

• A.

  display anodo comum.

• B.

  display catodo comum.

• C.

  display de cristal líquido.

• D.

  EEPROM

• E.

  RAM.

O circuito integrado 74LS194 é encontrado nos manuais com a denominação 4-Bit Bidirectional Universal Shift Register. Uma das características desse circuito é que ele

• A.

  atua como um decodificador de 4 bits com saídas em tri-state.

• B.

  atua como uma unidade lógica e aritmética de 4 bits.

• C.

  funciona como um contador de década e hexadecimal.

• D.

  funciona como um contador binário crescente e decrescente.

• E.

  pode deslocar os níveis lógicos armazenados tanto para a direita como para a esquerda.

No microcomputador 89S52, para ativar um LED ligado no port P2.0 por meio da instrução CLR P2.0, deve-se adotar a configuração:

• A.
• B.
• C.
• D.
• E.

Em um microcontrolador da família 8051 há algumas instruções Assembly capazes de zerar o conte¨²do do acumulador. Duas delas são

• A.

  MOV A = 00H e CLR ACC

• B.

  MOV A,#00H e CLR A

• C.

  MOV A,#00H e SUBB A - A = 0

• D.

  MOV A = 00H e AND A,00H

• E.

  MOV A ¨  00H e SUBB A - A ¨ A

Considere o circuito abaixo para responder às questões de números 52 e 53.

Sobre as características do amplificador operacional LM 741, é INCORRETO afirmar que

• A.

  o ganho de tensão em malha aberta é elevado.

• B.

  a largura de faixa é elevada.

• C.

  amplifica sinais CC e CA.

• D.

  a impedância de entrada é elevada.

• E.

  a impedância de saída é elevada.

Considere o circuito abaixo para responder às questões de números 52 e 53.

No circuito apresentado, se Ve = 1 Vpp, o valor de Vs será de, aproximadamente,

• A.

  1 Vpp.

• B.

  4,7 Vpp.

• C.

  9,4 Vpp.

• D.

  12 Vpp.

• E.

  20 Vpp.

A figura acima ilustra o diagrama de um codificador convolucional de taxa ½, muito empregado na correção de erros em sistemas de transmissão digital. Nessa figura, X representa a seqüência binária gerada pela fonte e y1 e y2 são as seqüências codificadas. Admitindo-se que, inicialmente, os flip-flops armazenem o bit lógico 0 e que a seqüência de bits de entrada é X={1, 0, 1, 1}, as seqüências codificadas y1 e y2 são, respectivamente:

• A.

  {1, 0, 1, 1} e {1, 0, 1, 1}

• B.

  {1, 0, 1, 1} e {1, 1, 1, 1}

• C.

  {1, 0, 1, 0} e {1, 0, 1, 1}

• D.

  {1, 0, 0, 0} e {1, 1, 1, 1}

• E.

  {1, 0, 0, 0} e {1, 0, 0, 0}

Observe abaixo o diagrama de blocos de um gerador de seqüências pseudo-aleatórias (PN).

Seqüências PN são empregadas em diversas aplicações, merecendo destaque o uso dessas seqüências na sincronização de receptores digitais e no espalhamento espectral de sistemas CDMA. O aumento da quantidade m de flipflops do registrador de deslocamento empregado no gerador permite que o(a):

• A.

  pico de correlação de uma seqüência PN seja reduzido.

• B.

  valor mínimo da correlação cruzada entre seqüências distintas aumente.

• C.

  período da seqüência PN diminua.

• D.

  número de 1’s seja sempre igual ao de 0’s.

• E.

  quantidade de seqüências PN aumente.