Questões de Engenharia Eletrônica

À saída de um amplificador com impedância de 4 Ω, para garantir o casamento de impedâncias, devem ser ligados

• A. dois alto-falantes de 8 Ω em série.
• B. dois alto-falantes de 4 Ω em paralelo.
• C. dois alto-falantes de 8 Ω em paralelo.
• D. quatro alto-falantes de 4 Ω em série.
• E. quatro alto-falantes de 4 Ω em paralelo.

Um amplificador monofônico tem ganho de potência de +60 dB. A potência máxima de saída sem distorção é 100 W. Nesse caso, o nível de potência máxima na entrada para que não haja distorção no sinal de saída, em dBm, é de

• A. 10
• B. 20
• C. 100
• D. 200
• E. 1000

Um condutor paralelo de seção 1,5 mm2, 100 m de comprimento, resistividade de 0,017 Ω.mm2/m é usado para conectar a saída de um amplificador a um alto-falante. A resistência ôhmica total do condutor vale, aproximadamente, em Ω,

• A. 0,57
• B. 1,46
• C. 2,27
• D. 4,62
• E. 6,53

Um sinal AM-DSB é formado por uma portadora de 1200 kHz e um sinal modulante de frequência fixa de 10 kHz. Nesse caso, o espectro de frequência do sinal modulado é composto por

• A. três raias de frequências 1190 kHz, 1200 kHz e 1210 kHz.
• B. três raias de frequências 1100 kHz, 1200 kHz e 1300 kHz.
• C. três raias de frequências 120 kHz, 1200 kHz e 12000 kHz.
• D. duas raias de frequências 1190 kHz e 1200 kHz.
• E. duas raias de frequências 1200 kHz e 12000 kHz.

Uma antena irradia com potência de 2 W na direção do lóbulo principal de seu diagrama de radiação e com potência de 100 mW no mesmo eixo, mas no sentido oposto. A relação frente-costa dessa antena vale, em dB,

Dado: log 2 = 0,3

• A. 3
• B. 13
• C. 30
• D. 130
• E. 300

Julgue o item abaixo, relativo ao equipamento para medições elétricas denominado multímetro.

Se um multímetro possuir classe de exatidão de 3% e calibre 500 V, então o erro máximo absoluto ao se medir 100 V nesse instrumento estará entre 97 V e 103 V.

• C. Certo
• E. Errado

Com base na curva característica típica do diodo de Silício, mostrada no gráfico acima, a resistência dinâmica, em ohms, do diodo, quando submetido a uma corrente de 20 mA é

• A.

  2,4

• B.

  7,5

• C.

  9,2

• D.

  25,8

• E.

  35,0

Deseja-se implementar o diagrama de estados da figura acima, usando dois flip-flops tipo D, que oferecem as saídas Q_BQ_A, onde Q_B é o mais significativo. A menor soma de produtos que deve ser ligada à entrada D_B é

• A.

  

• B.

  

• C.

  

• D.

  

• E.

  

O circuito, na figura acima, representa um conversor D/A ajustável. As chaves Ch1 até Ch4 correspondem aos bits do sinal digital de entrada. Quando uma das chaves é posicionada em +5V, representa um bit lógico 1 e quando é posicionada em terra, representa um bit lógico 0. Para que o valor máximo da tensão de saída VS do conversor D/A seja 80V, a resistência R, em kΩ, deverá ser ajustada para

• A.

  2

• B.

  5

• C.

  8

• D.

  11

• E.

  14

A figura acima ilustra o circuito digital que gera o sinal W a partir dos sinais X, Y e Z. Os Mapas de Karnaugh apresentam as operações realizadas em cada um dos blocos. A expressão booleana de W é

• A.

  

• B.

  

• C.

  

• D.

  

• E.