Questões sobre Eletrônica Digital

Julgue os itens seguintes, acerca da transferência de arquivos entre o CCS e as ETs.

Os dados de distância dos satélites (ranging) são transferidos periodicamente das ETs para o CCS.

• C. Certo
• E. Errado

A figura acima apresenta o Mapa de Karnaugh do sinal digital F, gerado a partir dos sinais A, B e C, e a tabela verdade do sinal H, gerada a partir de um circuito combinacional entre os sinais F e G. Em um determinado momento, os sinais A, C e H apresentam, respectivamente, os níveis lógicos 0, 1 e 0. Com relação aos níveis lógicos dos sinais B e G nesta situação, pode-se afirmar que

• A. ambos os sinais apresentam o nível lógico 0.
• B. esta situação independe do nível lógico do sinal B, mas o do sinal G é 1.
• C. esta situação independe do nível lógico do sinal G, mas o do sinal B é 0.
• D. o nível lógico do sinal B é 0 e o do sinal G é 1.
• E. o nível lógico do sinal B é 1 e o do sinal G é 0.

A figura acima apresenta parte de um circuito digital e o Mapa de Karnaugh do sinal G, gerado a partir dos sinais A, B e C. Neste caso, o Mapa de Karnaugh correspondente ao sinal H é

• A.
• B.
• C.
• D.
• E.

O circuito apresentado na figura ao lado é um decodificador de endereços, onde o A₈ é o bit mais significativo do barramento de endereços. Para ativar o bit Y₃ do decodificador, o endereço que deverá ser escrito no barramento, na base 10 é

• A. 129
• B. 130
• C. 131
• D. 135
• E. 139

Seja um contador binário tipo 74169, porém com os sinais LOAD (carregamento), EN (enable) e UP (contagem ascendente ou descendente) ativados em nível alto. Considerando que EN = 1, UP = 1, D = 0010 e LOAD = Q₃, onde D₃D₂D₁D₀ é a entrada paralela e Q₃Q₂Q₁Q₀ é a saída, o número de estados da seqüência permanente é

• A. 5
• B. 6
• C. 7
• D. 8
• E. 9

O código a seguir será enviado para uma fábrica com o intuito de produzir um circuito integrado.

Este código se refere a um

• A. latch D com clear assíncrono e preset assíncrono.
• B. flip-flop D com clear síncrono e preset síncrono.
• C. flip-flop D com clear assíncrono e preset síncrono.
• D. flip-flop D com clear assíncrono e preset assíncrono.
• E. flip-flop D com clear síncrono e preset assíncrono.

Tratando-se de uma arquitetura PC moderna, considere as seguintes afirmativas:

I - a memória cache conecta-se ao núcleo do processador via FSB;

II - a Ponte Sul é utilizada por dispositivos periféricos que requeiram grande banda de comunicação;

III - um processador dual-core não oferecerá um desempenho melhor quando o sistema estiver rodando um único aplicativo com execução seqüencial.

São corretas APENAS as afirmativas

• A. I
• B. II
• C. III
• D. I e II
• E. II e III

Um processador possui registradores de dados de 32 bits e pode operar com barramentos de dados ISA de 16 bits ou PCI de 32 bits. Considere a execução das seguintes instruções:

Os números de ciclos de barramento gastos pela instrução de I/O nos barramentos ISA e PCI, respectivamente, serão

• A. 2 e 1
• B. 3 e 1
• C. 3 e 2v
• D. 4 e 2
• E. 4 e 3

Um processador e um compilador usam uma pilha no controle de sub-rotinas. Ao se chamar uma sub-rotina, a ordem correta de empilhamento de valores será

• A. parâmetros passados – endereço de retorno – base pointer – variáveis locais.
• B. parâmetros passados – base pointer – endereço de retorno – variáveis locais.
• C. endereço de retorno – parâmetros passados – variáveis locais – base pointer.
• D. endereço de retorno – parâmetros passados – base pointer – variáveis locais.
• E. base pointer – parâmetros passados – endereço de retorno – variáveis locais.

Um exemplo de implementação da camada física do modelo OSI é o padrão RS-232. Este padrão define

• A. um esquema de endereçamento semelhante ao MAC das redes Ethernet.
• B. uma interface síncrona entre um computador e um dispositivo periférico.
• C. uma transmissão bi-direcional com taxas de transferência elevadas, chegando a 480 Mbps na sua versão 2.0.
• D. que o 0 (zero) lógico está entre 5 e 15 Volts e o 1 (um) lógico está entre -5 e -15 Volts.
• E. que os bits são transferidos simultaneamente através de 8 linhas condutoras paralelas.