Questões de Engenharia de Telecomunicações do ano 2012

A comunicação via comutação de circuitos pressupõe o estabelecimento e a manutenção de um circuito dedicado durante todo o período de comunicação entre as estações. Nessa forma de comutação, realiza-se o estabelecimento prévio de uma conexão, que permanecerá alocada até o momento da liberação dos recursos (no momento da desconexão). Uma das principais consequências da alocação de um circuito dedicado dessa forma de comunicação é a(o)

• A. garantia da transmissão das informações sem a presença de erros.
• B. presença de variação no retardo de transferência das informações pela conexão estabelecida entre a origem e o destino.
• C. necessidade de processamento das informações durante a fase de transferência das informações pela conexão estabelecida.
• D. desperdício na utilização dos enlaces na presença de tráfegos com padrão em rajadas.
• E. aproveitamento total da capacidade dos enlaces alocados quando os usuários utilizam aplicações com transferências de arquivos envolvidas.

Uma sub-rede de computadores possibilita acesso aos recursos da internet e está configurada por meio do IP 194.218.144.64/28, de acordo com a notação CIDR. A classe desse IP, a máscara e o endereço de broadcast utilizados pela sub-rede são, respectivamente,

• A. C, 255.255.255.240 e 194.218.144.95
• B. C, 255.255.255.240 e 194.218.144.79
• C. C, 255.255.255.240 e 194.218.144.255
• D. B, 255.255.255.224 e 194.218.144.79
• E. B, 255.255.255.224 e 194.218.144.95

Radiocomunicador:

• A.

  É um recurso tecnológico das telecomunicações utilizado para propiciar comunicação por intermédio de transcepção de informações previamente codificada em sinal eletromagnético que se propaga através do espaço.

• B.

  É um conglomerado de redes em escala mundial de milhões de computadores interligados pelo protocolo de comunicação TCP/IP que permite o acesso a informações e todo tipo de transferência de dados.

• C.

  É um sistema eletrônico de reprodução de imagens e som de forma instantânea.

• D.

  É um dos dispositivos de telecomunicações desenhados para transmitir sons por meio de sinais elétricos nas vias telefônicas.

A Malha Amarrada por Fase (PLL – Phase Locked Loop) é um circuito integrado analógico utilizado numa ampla variedade de aplicações como, por exemplo, decodificadores FSK. Sobre os PLL, NÃO é correto afirmar que

• A. possuem um detector de fase como um de seus componentes.
• B. possuem um filtro passa-altas como um de seus componentes.
• C. faixa de amarração é o nome dado à faixa de frequência na qual os PLL mantêm o sinal de saída próximo ao sinal de entrada.
• D. possuem um VCO (Voltage Controlled Oscillator – Oscilador Controlado por Tensão) como um de seus componentes.
• E. possuem um filtro passa-baixas como um de seus componentes.

Considerando as etapas básicas do processo de fabricação CMOS (Complementary Metal-Oxide-Semiconductor) cavidade “n”, a etapa ou passo na qual são definidas as regiões ativas do dispositivo CMOS chama-se:

• A. Formação da porta de silício policristalino.
• B. Metalização.
• C. Difusão n+.
• D. Abertura das janelas de contato.
• E. LOCOS (oxidação local).

Os disparos parasitários ou latch-ups constituem um tipo particular de curto-circuito criado inadvertidamente em circuitos integrados pelo estabelecimento de um caminho de baixa impedância entre os trilhos de alimentação do circuito do MOSFET (transistor de efeito de campo tipo metal-óxido-semicondutor). A estrutura parasita estabelecida pelo latch-up é equivalente ao seguinte tiristor:

• A. DIAC (diodo para corrente alternada).
• B. TRIAC (triodo para corrente alternada).
• C. SCR (retificador controlado de silício).
• D. UJT (transistor de unijunção).
• E. Diodo Schottky.

A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém as informações de que

• A. números reais discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.
• B. números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números inteiros.
• C. números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.
• D. bits discretos e agrupamentos de bits (ex.: barramentos) somente são acessados por variáveis no contexto contínuo (analógico) como números inteiros.
• E. o acesso de variáveis a agrupamentos discretos com mais de 31 bits não é permitido.

Considere a operação do software Analog Design Environment a partir da sua janela principal. Deseja-se configurar um estímulo a um circuito. Sobre essa ação, considere as alternativas abaixo. A alternativa FALSA é a que diz que

• A. os estímulos podem ser configurados na guia “Analyses - Stimuli” na janela de simulação.
• B. a adição de símbolos de fontes de estímulos ao esquemático os introduz automaticamente.
• C. os estímulos podem ser configurados na guia “Setup - Stimuli” na janela de simulação.
• D. os estímulos podem ser configurados isoladamente e salvos em um arquivo de estímulos.
• E. o campo “Function” da guia “Setup - Stimuli”, acessível a partir da janela de simulação, possibilita a seleção de vários formatos de onda para os estímulos.

• A. 0000000000.
• B. 1111111111.
• C. 1110001110.
• D. 1010101010.
• E. 0001110001.

A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que

• A. para que o flip-flop JK somente mude seu estado na borda de descida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.
• B. para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível alto.
• C. para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.
• D. para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível baixo.
• E. as mudanças de estado do flip-flop JK ocorrem somente na borda de subida da forma de onda CLK (clock).