Questões de Engenharia Elétrica do ano 2012

Considere a operação do software Virtuoso Schematic Composer a partir da visualização de uma célula padrão de alto nível. Para se visualizarem os níveis mais baixos da hierarquia do esquemático, o usuário deve selecionar as opções:

• A. “Display – Hierarchy – Descend Read”, clicar na célula padrão, em seguida, na guia “Descend” que se abrirá, no campo “View Name”, selecionar “schematic symbol” e finalmente clicar no botão “OK”.
• B. “Check – Hierarchy – Descend Read”, clicar na célula padrão, em seguida, na guia “Descend” que se abrirá, no campo “Instance”, selecionar “schematic” e finalmente clicar no botão “OK”.
• C. “View – Hierarchy – Descend Read”, clicar na célula padrão, em seguida, na guia “Descend” que se abrirá, no campo “Instance”, selecionar “schematic symbol” e finalmente clicar no botão “OK”.
• D. “Design – Hierarchy – Descend Read”, clicar na célula padrão, em seguida, na guia “Descend” que se abrirá, no campo “Instance”, selecionar “schematic symbol” e finalmente clicar no botão “OK”.
• E. “Design – Hierarchy – Descend Read”, clicar na célula padrão, em seguida, na guia “Descend” que se abrirá, no campo “View Name”, selecionar “schematic” e finalmente clicar no botão “OK”.

Considere a operação do software Virtuoso Layout Editor a partir da tela de edição de layouts propriamente dita. Deseja-se iniciar o desenho do layout de um inversor CMOS (Metal-Óxido-Semicondutor Complementar) pelo desenho de um transistor PMOS. Para tal, o usuário deve acessar a opção “Create” do menu, na qual estão disponíveis algumas opções, EXCETO:

• A. “Rectangle”.
• B. “Path”.
• C. “Instance”.
• D. “Stretch”.
• E. “Pin”.

Seja um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com contatos de tamanho unitário em um processo de 0,6 μm. Considere as características do transistor: capacitância de junção = 15 fF/μm²; coeficiente de gradação de junção = 0,5; distribuição periférica de capacitância = 5 fF/μm; coeficiente de gradação periférica de junção = 0,5 e potencial elétrico intrínseco à temperatura ambiente = 1 V. Assuma, ainda, que o substrato esteja aterrado e que a tensão de polarização no dreno seja V_DD = 8 V. A partir das informações apresentadas, pode-se afirmar que a capacitância parasita de difusão no dreno do transistor é igual a

• A. 20 fF.
• B. 9 fF.
• C. 180 fF.
• D. 200 fF.
• E. 18 fF.

Um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com 100 nm de comprimento tem espessura de óxido na porta de 40 Å. A capacitância linear medida na largura da porta é igual a: (considere a permissividade do vácuo ε₀ = 8,85 x 10^-12 F/m e a permissividade relativa do óxido ε_ox = 4)

• A. 0,885 fF/μm.
• B. 8,85 fF/μm.
• C. 17,7 fF/μm.
• D. 8,85 pF/μm.
• E. 1,77 pF/μm.

O consumo de potência é uma parte critica no projeto de SoC (System-on-a-Chip), sendo um dos requisitos mais importantes de um chip. Sobre o consumo de potência, é correto afirmar o seguinte:

• A. O consumo dinâmico está relacionado com as atividades de chaveamento e o leakage.
• B. O consumo estático aumenta quando a célula está chaveando.
• C. O consumo estático está relacionado com a potência consumida internamente na célula.
• D. O consumo dinâmico é independente da frequência.
• E. O consumo dinâmico é função da tensão, taxa de comutação e capacitância da carga.

Assinale a alternativa incorreta sobre DRC e/ou LVS.

• A. O processo de DRC utiliza como entrada o GDSII, biblioteca de regras (Rule deck) e gate-level netlist.
• B. Ambos asseguram a integridade, funcionalidade e a manufaturabilidade do chip.
• C. As bibliotecas de regras (rule deck) são criadas pela foundry.
• D. O LVS garante que o leiaute final tem a mesma funcionalidade do esquemático projetado.
• E. DRC e LVS devem ser realizados no leiaute final do chip.

No Sistema Elétrico Brasileiro existe uma pessoa jurídica com a função de executar as atividades de coordenação e controle da operação da geração e transmissão de energia elétrica nos sistemas interligados. Essa pessoa jurídica é denominada

• A. Usina Hidrelétrica de Itaipu.
• B. Agência Nacional de Energia Elétrica.
• C. Centro de Pesquisas de Energia Elétrica.
• D. Operador Nacional do Sistema Elétrico.

Todas as alternativas abaixo apresentam componentes de um motor de um motor de indução trifásico?

• A.

  Capacitor.

• B.

  Enrolamento.

• C.

  Estator.

• D.

  Rotor.

É o movimento ordenado dos elétrons livres nos fios e sua unidade de medida é o ampere (A):

• A.

  Tensão;

• B.

  Corrente elétrica;

• C.

  Potência;

• D.

  Potência Aparente.

Liga o quadro do medidor ao quadro de distribuição:

• A.

  Circuito de distribuição:

• B.

  Aterramento;

• C.

  Caixa de medição;

• D.

  Ramal de entrada.