Questões de Engenharia Eletrônica da Comissão Permanente do Vestibular / UFRN (COMPERVE)

Pensando na hierarquia de memória de um microcomputador, em pontos extremos estão X (a de mais rápido acesso e de menor capacidade de armazenamento) e Y (a mais lenta e de maior capacidade de armazenamento). X e Y são, respectivamente,

• A. a memória "cache" e a memória principal.
• B. os registros internos e a memória secundária.
• C. os registros internos e a memória "cache".
• D. a memória "cache" e a memória secundária.

Implementa-se um conversor digital-analógico de 4 bits {A(MSB), B, C e D(LSB)} com uma rede de resistores R-2R (R=1k5W), portas lógicas AND e um amplificador operacional, como esquematizado abaixo. Pede-se o valor de R₀ para V₀ = - 15 volts quando ABCD = 1111

• A. 15 KW.
• B. 2 KW.
• C. 18 KW.
• D. 3 KW.

O amplificador inversor, esquematizado na figura abaixo, é realizado com um amplificador operacional (que deve ser considerado ideal), um potenciometro com valor R_p e dois resistores R₁ e R₂. Esse circuito deve ser projetado de tal modo que o seu ganho variável A cubra a faixa de 1 a 10 (A_mín<1 e A_MÁX>10). Qual das opções está correta, para que seja satisfeita a especificação?

• A.

  R_p=6,8R₁ e R₁= 1,2R₂.

• B.

  R_p=10R₁ e R₁= 1,5R₂.

• C.

  R_p=8,2R₁ e R₁= 0,82R₂.

• D.

  R_p=12R₁ e R₁= 0,82R₂.

As placas de rede e as de modem são classificadas como

• A. barramentos de comunicação de dados.
• B. periféricos de entrada e saída de dados.
• C. "interfaces" de entrada e saída seriais de dados.
• D. unidades de acesso direto à memória.

O circuito abaixo representa um amplificador com desacoplamento DC (filtro passa alta), implementado com um amplificador operacional (considerado ideal), um capacitor C e dois resistores R₁ e R₂. Qual a opção correta para se ter uma freqüência de corte f₀ aproximadamente igual a 150Hz e um ganho K, para altas freqüências, superior a 15?

• A.

  R₁=12R₂ e 200¶R₂C= 1.

• B.

  R₁=18R₂ e 300¶R₂C= 1.

• C.

  R₁=10R₂ e 100¶R₂C= 1.

• D.

  R₁=22R₂ e 2¶R₂C= 1.

O circuito abaixo é implementado com dois CI's. Um deles é um NAND (a) e o outro é um flip-flop do tipo D (b). No momento em que o circuito é alimentado com Vcc, a saída Q do flip-flop é automaticamente feita 1 lógico, pois sua entrada "set" está inicialmente em 0 lógico (capacitor descarregado) e só algum tempo depois vai para 1 lógico, isso porque o capacitor se carrega até atingir a tensão Vcc. As entradas do circuito são as linhas A, B e C. A linha Z é a sua saída e a linha CK é o "clock" (relógio) do circuito. Foram feitas algumas medições cujos resultados estão dados na tabela abaixo.

Qual a opção incorreta para um possível diagnóstico da falha?

• A. O pino b6 do flip-flop pode estar em curto circuito com a terra.
• B. O pino b4 do flip-flop pode estar em curto circuito com Vcc, ativando a linha 'set' do flip-flop.
• C. O pino a4 da porta NAND pode estar em curto circuito com Vcc.
• D. Um defeito interno no flip-flop (pino b5) impede Q de responder adequadamente.

Uma fonte DC é projetada através do circuito abaixo, considerando o amplificador operacional ideal e tendo uma corrente máxima de saída de 15mA. O transistor com b=100 trabalha na região ativa e está sendo usado na configuração "seguidor de emissor". A tensão de emissor V₀ é proporcional à tensão de referência V_z. Qual o valor de V₀?

• A. - 10Vz
• B. 4,7Vz
• C. - 4,7Vz
• D. 5,7Vz

Considerando o circuito abaixo, verifica-se que, quando a entrada C = 0, independentemente dos níveis lógicos das entradas A e B, o nível lógico da saída Y é alto. Ao testar todos os pinos dos circuitos integrados com os valores de entrada A = B = 1 e C = 0, obteve-se a tabela seguinte:

Qual é a opção correta?

• A. Existe uma falha na porta q, uma vez que sua saída q8 deveria estar em nível lógico BAIXO.
• B. Existe uma falha na porta b, uma vez que sua saída b6 deveria estar em nível lógico ALTO.
• C. Existe uma falha na porta a, uma vez que sua saída a3 deveria estar em nível lógico BAIXO.
• D. Não existe falha nas portas lógicas, pois a saída Y está em nível lógico ALTO para os referidos valores de entrada.

Com base no diagrama de estado apresentado abaixo, qual a afirmativa correta nas questões 22 e 23?

• A. Quando i = 1, o circuito apresenta estado seguinte igual ao estado atual.
• B. O circuito apresenta 4 (quatro) estados distintos e, para i = 0, comporta-se como um contador ascendente módulo 3.
• C. O circuito apresenta 4 (quatro) estados distintos e, para i = 0, comporta-se como um contador ascendente módulo 4.
• D. circuito apresenta-se como um contador em anel, independente do valor de i.

Com base no diagrama de estado apresentado abaixo, qual a afirmativa correta nas questões 22 e 23?

 

• A. O circuito representa uma máquina de estado finito e pode ser projetado com um número mínimo de duas variáveis de estado.
• B. O circuito representa uma máquina de estado finito apenas para i = 0.
• C. O circuito não é uma máquina de estado, e sim uma estrutura em anel.
• D. O circuito representa uma máquina de estado finito e só pode ser projetado com um número de no mínimo 4 (quatro) flip-flops.