Questões de Engenharia Mecatrônica da FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

Em relação a um amplificador de potência classe A, pode- se afirmar que

• A. é utilizado em estágios de alta potência.
• B. conduz continuamente, ou seja, por 360º do ciclo do sinal de entrada.
• C. possui eficiência maior que 75%.
• D. não pode ser usado para amplificar sinais de áudio.
• E. normalmente utiliza válvulas.

Em um circuito misturador, fr é a freqüência de RF e flo é a frequência do oscilador local. Admitindo esse misturador como sendo um conversor duplamente balanceado, o sinal de saída terá as seguintes frequências:

• A. flo – fr e flo + fr.
• B. fr – flo e 3 x fr.
• C. 2 x flo.
• D. 2 x fr.
• E. fr + 2xflo.

• A. 3.5 é um valor válido para “intval”.
• B. 12 é um valor válido para “intval”.
• C. 5 é um valor válido para “intval”.
• D. 100 é um valor válido para “intval”.
• E. -30 é um valor válido para “intval”.

• A. 4.0.
• B. 9.0.
• C. 6.0.
• D. 7.0.
• E. 8.0.

Em Verilog AMS, é correto afirmar que

• A. para transformar um bloco de linhas de código de programação em comentário, deve-se usar duas barras(“//”)(sem aspas), sendo uma no início e outra no fim do bloco.
• B. para comentar somente uma linha código de programação deve-se usar uma asterisco e uma barra(“*/”)(sem aspas) no início da texto a comentar em qualquer lugar da linha.
• C. para comentar somente uma linha código de programação deve-se usar “/n”(sem aspas) no início da texto a comentar em qualquer lugar da linha.
• D. para comentar somente uma linha código de programação deve-se usar duas barras (“//”)(sem aspas) no início da texto a comentar em qualquer lugar da linha.
• E. não é possível comentar texto em uma linha de código de programação.

Na simulação, o Verilog AMS gera um evento chamado: “final_step event”. Em relação a esse evento, é correto afirmar que

• A. ele pode ser redefinido para atender as nossas necessidades.
• B. ele não pode ser redefinido.
• C. não pode ser usado para imprimir resultados.
• D. não é o último passo da análise.
• E. o Verilog AMS não gera esse evento.

• A.
• B.
• C.
• D.
• E.

• A. onda quadrada.
• B. onda triangular.
• C. onda senoidal.
• D. onda dente de serra.
• E. fonte de tensão contínua.

A ferramenta de software presente no Virtuoso Layout Editor para checar as violações às regras de projeto do layout, chama-se DRC(“Design Rule Checking”). Qual o melhor momento, durante a elaboração do projeto no Virtuoso Layout, para se executar o DRC?

• A. Uma vez apenas, depois que todos os layouts estiverem prontos, pois é muito fácil e rápido arrumar os componentes no layout a qualquer momento, mesmo com muitos componentes.
• B. Frequentemente, a cada passo de seu projeto, pois é muito difícil arrumar os tamanhos de vários componentes após todos eles estarem ligados no layout.
• C. Apenas quando todos os componentes estiverem conectados, pois o software não permite a execução antes disso.
• D. Apenas após adicionar elementos indutivos ao projeto.
• E. Apenas após adicionar elementos capacitivos ao projeto.

A principal vantagem do retificador em ponte sobre outros tipos de retificadores é o fato de

• A. ser o retificador capaz de produzir o menor ripple de tensão relativo.
• B. não exigir um transformador com tomada central.
• C. possuir tensão de pico inversa aproximadamente igual ao dobro da do retificador de onda completa.
• D. exigir menos diodos na sua montagem.
• E. exigir um transformador com mais espiras.