Questões de Engenharia Elétrica

Esquema de aterramento em que a alimentação é completamente isolada da terra ou é aterrada por uma impedância de valor elevado:

• A.

  TN-C-S

• B.

  TN-C

• C.

  IT

• D.

  TT

• E.

  TN-S

São características extraídas dos transistores MOS:

• A. Curva de corrente versus tensão e curva de capacitância versus tensão entre catodo e anodo.
• B. Curva de corrente de coletor versus tensão entre coletor e emissor e curva de corrente de base versus tensão entre base e emissor.
• C. Curva de corrente de coletor versus tensão entre coletor e emissor e curva de corrente de dreno versus tensão entre dreno e fonte.
• D. Curva de corrente de dreno versus tensão entre porta e fonte e curva de corrente de base versus tensão entre base e emissor.
• E. Curva de corrente de dreno versus tensão entre porta e fonte e curva de corrente de dreno versus tensão entre dreno e fonte.

Dentro das possíveis arquiteturas para DFT afirma-se o que segue.

I. Para possibilitar o autoteste integrado (‘built-in self test’) em um sistema, é necessária a presença de um bloco de geração automática de vetores de testes e compactação do resultado de teste com o respectivo mecanismo de analise de assinatura de falha.

II. O emprego de técnicas de boundary scan (JTAG) só é possível em sistemas cuja a técnica de testabilidade é o full scan (escaneamento completo).

III. Em mecanismos de compactação da resposta baseados em Multiple-Input Signature Register (MISR), emprega-se uma topologia baseada em Linear-Feedback-Shift-Register (LSFR) que possibilita a detecção de falhas e o diagnóstico preciso das falhas existentes bem como a reconstrução dos vetores aplicados.

Podemos dizer que:

• A. Apenas I é verdadeira.
• B. Apenas III é verdadeira.
• C. Apenas I e II verdadeira.
• D. Apenas I e III verdadeira.
• E. I, II e III são verdadeiras.

• A.

  13.800

• B.

  13.800

• C.

  380

• D.

  220

• E.

  0

• A.

  1(c), 2(e), 3(d), 4(a).

• B.

  1(f), 2(a), 3(d), 4(b).

• C.

  1(b), 2(e), 3(c), 4(a).

• D.

  1(c), 2(f), 3(d), 4(e).

Um relé industrial tem uma especificação de tensão de 1000 V AC entre contatos abertos. Trata-se de

• A.

  carga máxima comutável.

• B.

  isolamento entre bobina e contatos.

• C.

  rigidez dielétrica.

• D.

  tensão de retenção.

• E.

  tensão de alimentação de energização.

No que diz respeito à terminologia utilizada na área da telefonia celular, dois termos técnicos são definidos a seguir.

I. Processo de transferir uma estação móvel de de um canal para outro ou de uma estação rádio base para outra. Nessa situação, a mudança de canal pode ser realizada por meio de uma palavra código, de uma banda de frequência, de um slot de tempo, ou de uma combinação deles, dependendo da técnica de múltiplo acesso utilizada.

II. Conectividade que um usuário de uma rede obtém em áreas fora da localidade geográfica onde está registrado, utilizando outra rede em que é visitante. A rede que está sendo visitada pode ou não pertencer à mesma operadora.

Esses termos são denominados, respectivamente,

• A. backoff e roaming.
• B. handoff e roaming.
• C. backoff e switching.
• D. handoff e switching.

• A.

  500 mW.

• B.

  100 mW.

• C.

  5W.

• D.

  10W.

• E.

  1W.

No escalamento da tecnologia CMOS, que dimensões dos transistores MOS seguem a tendência de redução?

• A. A largura da base, a profundida do emissor e a área do coletor.
• B. A espessura do óxido de porta, o comprimento e a largura da porta e a profundidade das junções de dreno e de fonte.
• C. A espessura do óxido de porta, o comprimento e a largura da base e a área do coletor.
• D. A largura da base, a profundida do emissor e a espessura do óxido de porta.
• E. A área do coletor, o comprimento e a largura da porta e a profundidade das junções de dreno e de fonte.

No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é:

• A. Reprojetar os núcleos para unificar as interfaces de teste.
• B. Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado.
• C. Colocar pontos de teste para possibilitar o acesso aos núcleos utilizados.
• D. Trazer para um conjunto de pinos externos a interface de teste de cada núcleo.
• E. Não existe estratégia para testar este tipo de sistema.