Questões de Engenharia Eletrônica da Fundação CESGRANRIO (CESGRANRIO)

Um dado CLP possui as instruções INT, INIT, RET, END e IORB, descritas a seguir. A colocação da instrução INT no cabeçalho do programa principal no CLP indica o uso da função de interrupção temporizada. Esta função faz com que o fluxo normal de execução do ciclo de varredura seja interrompido a cada 10ms para ser executada uma subrotina iniciada pela instrução INIT e terminada pela instrução RET. A subrotina deve ser inserida imediatamente após o final do programa principal, sendo este sinalizado pela instrução END, conforme ilustrado na Figura 1. Após o término da execução da subrotina, o CLP retorna à execução do programa de aplicação principal no ponto onde foi interrompido, conforme ilustrado na Figura 2. A função de interrupção opera tanto durante a execução do programa principal quanto durante o processo de entrada e saída do CLP. Conseqüentemente, o tempo de execução da subrotina deve ser bem menor que o tempo da interrupção cíclica. A subrotina é comumente usada para realizar entradas e saídas imediatas pelo CLP. Para isso, a instrução IORB executa a atualização imediata do dado a ela associado, podendo este ser um dado de entrada ou de saída.

No programa da Figura 3, considere que o tempo de varredura total é de 200ms, o tempo de resposta do ponto de entrada correspondente a X1 é de 10ms, o tempo de resposta do ponto de saída correspondente a Y1 é de 10ms e que o tempo de execução da subrotina é desprezível. O tempo de atraso do CLP para levar uma variação do sinal de entrada correspondente a X1 ao sinal de saída correspondente a Y1 é, em milissegundos, de

• A. 30
• B. 40
• C. 230
• D. 240
• E. 440

Os CLPs da Figura 1 estão conectados numa rede do tipo mestre-escravo. O CLP mestre M realiza uma varredura cíclica a todos os CLPs escravos Ei (i =1..n) para realizar o intercâmbio de dados. A comunicação por rede permite que os CLPs compartilhem variáveis. O ciclo de varredura da rede é independente do ciclo de varredura interno dos CLPs, este composto por três etapas: (i) atualização da memória de entrada e saída local; (ii) atualização da memória de dados referentes à rede; e (iii) execução do programa de aplicação do usuário. Na etapa (ii), os dados recebidos por uma comunicação de rede são atualizados na memória interna e os dados referentes aos outros CLPs são repassados para transmissão. O intercâmbio de dados entre diferentes estações escravas Ei é feito por intermédio do CLP mestre M.

Numa comunicação escravo-escravo, ilustrada na Figura 2, o CLP E1 recebe um estímulo na entrada correspondente ao ponto X11, que atualiza o ponto C01 do CLP M e que, conseqüentemente, provoca uma modificação no ponto C21 do CLP E2. Considere que os tempos de varredura dos CLPs M, E1 e E2 sejam todos de 50ms, que o tempo requerido para completar a transmissão na rede seja de 20ms, e desconsidere o tempo necessário para a percepção de um estímulo na entrada de um CLP. O tempo mínimo, em milissegundos, em que um sinal conectado à entrada correspondente ao ponto X11 deve permanecer num determinado estado para que este seja percebido no ponto C21 é

• A. 320
• B. 340
• C. 370
• D. 390
• E. 420

A Figura 1 ilustra um disco onde ficam doze carretéis igualmente espaçados (foram representados na figura apenas dois carretéis). Com a rotação do disco, os carretéis vão sendo desfiados, fazendo uma trança no cordel detonante, que atravessa o furo central do disco. O disco gira impulsionado por um motor trifásico comandado por um contator K. Liga-se o sistema com a botoeira L e desliga-se com a botoeira D. A rotação do disco é monitorada pelo sensor indutivo M e a passagem do fio é detectada pelo sensor óptico O. Em função do balanceamento mecânico do disco, o sensor indutivo detecta a passagem de dois ressaltos durante a rotação. Assim, numa rotação, em condições normais, devem ser observados dois pulsos em M e doze pulsos em O. A linha diametral dos ressaltos não está alinhada com as linhas diametrais dos carretéis e a velocidade de rotação do disco é tal que a janela temporal entre quaisquer dos pulsos de M ou de O é muito maior que o tempo de varredura do CLP. As especificações são que o disco deve ser parado quando se detecta o arrebentamento de um fio e que o sistema deve ser capaz de funcionar independente da posição inicial do disco.

Foi desenvolvido um programa em LADDER para controle do sistema, mostrado parcialmente na Figura 2. A linha que completa corretamente o programa da Figura 2 é

• A.
• B.
• C.
• D.
• E.

As figuras acima mostram um circuito eletrônico com transistor NPN polarizado e, ao lado, o gráfico da reta de carga da correspondente polarização. Com base nos dados apresentados nas figuras, o valor do ganho BETA do transistor é

• A. 20
• B. 50
• C. 150
• D. 200
• E. 300

A figura acima apresenta um circuito ativo contendo um amplificador operacional, considerado ideal. A fonte de tensão V_E é senoidal. Para que o módulo da defasagem entre os sinais de entrada V_E e de saída V_S seja 135o em regime permanente, a freqüência  da fonte, em rad/s, deverá ser ajustada para

• A. 20
• B. 50
• C. 100
• D. 200
• E. 500

A figura acima apresenta um circuito ativo e os gráficos dos sinais periódicos V₁ e V₂. O amplificador operacional pode ser considerado ideal. No intervalo de tempo correspondente a um período de V₁, o nível médio do sinal V_S da saída do circuito é

• A. +4
• B. -4
• C. -14
• D. -24
• E. -44

A seguir são apresentados circuitos combinacionais cujas entradas X, Y e Z são sinais digitais. Qual o circuito que atende à expressão

• A.
• B.
• C.
• D.
• E.

A figura acima apresenta o Mapa de Karnaugh do sinal digital F, gerado a partir dos sinais A, B e C, e a tabela verdade do sinal H, gerada a partir de um circuito combinacional entre os sinais F e G. Em um determinado momento, os sinais A, C e H apresentam, respectivamente, os níveis lógicos 0, 1 e 0. Com relação aos níveis lógicos dos sinais B e G nesta situação, pode-se afirmar que

• A. ambos os sinais apresentam o nível lógico 0.
• B. esta situação independe do nível lógico do sinal B, mas o do sinal G é 1.
• C. esta situação independe do nível lógico do sinal G, mas o do sinal B é 0.
• D. o nível lógico do sinal B é 0 e o do sinal G é 1.
• E. o nível lógico do sinal B é 1 e o do sinal G é 0.

A figura acima apresenta parte de um circuito digital e o Mapa de Karnaugh do sinal G, gerado a partir dos sinais A, B e C. Neste caso, o Mapa de Karnaugh correspondente ao sinal H é

• A.
• B.
• C.
• D.
• E.

O circuito apresentado na figura ao lado é um decodificador de endereços, onde o A₈ é o bit mais significativo do barramento de endereços. Para ativar o bit Y₃ do decodificador, o endereço que deverá ser escrito no barramento, na base 10 é

• A. 129
• B. 130
• C. 131
• D. 135
• E. 139