Lista completa de Questões sobre Eletrônica analógica e digital para resolução totalmente grátis. Selecione os assuntos no filtro de questões e comece a resolver exercícios.
Engenharia de Telecomunicações - Eletrônica analógica e digital - Centro de Seleção e de Promoção de Eventos UnB (CESPE) - 2012
Com relação aos elementos de interconexão empregados em redes de computadores, julgue os itens seguintes.
Gateways são dispositivos que atuam até a camada de rede, assim como roteadores, no entanto são mais adequados para interligar redes com tecnologias diferentes.
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Qual das seguintes tarefas não está diretamente relacionada com um testbench?
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
O que não deve ser randomizado em um testbench aleatório por restrições (constrained-random simulation)?
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Dado o seguinte pedaço de código em SystemVerilog.
... rand logic [15:0] x,y,z; constraint todos_os_valores { x < z; y == x; z < 500; y > 490; } Quantas soluções diferentes o resolvedor de restrições do simulador irá gerar?Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Dado o seguinte trecho de código em System Verilog.
... rand bit [3:0] Instr; rand bit [3:0] ALU_OP; constraint todos_os_valores { (Instr != 4d0) -> (ALU_OP == 4d0); } Qual a probabilidade de se ter Instr == 4d1 e ALU_OP == 4d0?Engenharia de Telecomunicações - Eletrônica analógica e digital - Fundação Carlos Chagas (FCC) - 2012
20,8 Hz
12,4 Hz
9,6 Hz
4,8 Hz
2,4 Hz
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Quais das seguintes estruturas não é parte da linguagem SystemVerilog, de acordo com o padrão IEEE 1800-2009?
Engenharia de Telecomunicações - Eletrônica analógica e digital - Fundação Carlos Chagas (FCC) - 2012
12,5
25
50
75
125
Engenharia de Telecomunicações - Eletrônica analógica e digital - FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO) - 2012
Quais das opções abaixo não fazem parte de uma especificação de um covergroup em SystemVerilog?
Engenharia de Telecomunicações - Eletrônica analógica e digital - Fundação Carlos Chagas (FCC) - 2012
Um capacitor de 220 nF e um indutor de 220 μH encontram- se ligados em paralelo e estão submetidos a uma tensão senoidal de 40 kHz. Sendo XC a reatância do capacitor e XL a do indutor, é correta a relação:
XL / XC ≅ 10
XL / XC ≅ 10
XL ≅ XC
XL < XC
XC ≅ 8. XL
{TITLE}
{CONTENT}
{TITLE}
Aguarde, enviando solicitação...