Questões de Engenharia Elétrica do ano 2012

Em um substrato de silício fortemente dopado com Boro, é crescida uma camada epitaxial fracamente dopada com Boro, dentro da qual pode ser criada uma região denominada poço n. Qual é a principal finalidade do poço n em uma tecnologia CMOS em que se pretende alta densidade de transistores?

• A. Possibilitar a criação de dispositivos PMOS.
• B. Possibilitar a criação de dispositivos NMOS.
• C. Reduzir a possibilidade de interferência de sinal entre transistores vizinhos.
• D. Servir como dreno ou fonte para os transistores NMOS.
• E. Introduzir dispositivos do tipo diodo retificador no chip.

Circuitos integrados são fabricados em salas limpas, também denominadas salas brancas. Qual das afirmativas abaixo é incorreta?

• A. Há mais de um sistema amplamente utilizado para a classificação do nível de pureza do ar de salas limpas.
• B. O ambiente da sala limpa onde se realiza a etapa de fotolitografia deve ser iluminado com luz amarelada apropriada.
• C. Segundo um mesmo critério de avaliação, uma sala limpa classe 100 exibe maior nível de pureza que outra classe 1000.
• D. A pressão dentro de um ambiente de sala limpa em microeletrônica deve ser positiva.
• E. Para se utilizar uma sala limpa deve-se utilizar vestimenta especial com tecido isolante elétrico.

Com relação às portas utilizadas nos transistores de efeito de campo (MOSFETs) em tecnologias CMOS padrão de vanguarda, pode-se dizer que

• A. o alumínio é o metal mais comumente utilizado.
• B. o silício monocristalino tipo p é o material mais comumente utilizado.
• C. o silício policristalino fracamente dopado é o material mais comumente utilizado.
• D. as ligas de silício com metal refratário são os materiais mais comumente utilizados.
• E. o silício monocristalino tipo n é o material mais comumente utilizado.

Os níveis de tensão permitidos são menores em chips fabricados em processos CMOS padrão com rótulo menor, escalonados com campo constante. Dos fatores abaixo relacionados, qual influencia mais significativamente essa tendência?

• A. Maior concentração de dopantes nas regiões de dreno e fonte dos transistores MOSFET.
• B. Inclusão de transistores bipolares no chip.
• C. Utilização de filmes com baixa permissividade elétrica relativa entre camadas de metal.
• D. Aumento no número de camadas de metal para trilhas.
• E. Necessidade de níveis de tensão cada vez menores na saída do chip.

Um circuito integrado CMOS arbitrário possui substrato do tipo p coberto com uma camada epitaxial do tipo p, e a possibilidade de poços n contidos dentro da camada epitaxial. Qual das afirmativas abaixo é falsa?

• A. A camada epitaxial deve estar sempre conectada ao menor potencial praticado no chip.
• B. Um poço n com transistor FET dentro de si deve estar sempre conectado ao maior potencial praticado no chip.
• C. Deve-se projetar um único transistor PMOS por poço n.
• D. O dreno e a fonte de dois transistores PMOS, respectivamente, conectados em série, podem ser projetados sobrepostos.
• E. Pode-se projetar um resistor utilizando-se o poço n.

O método das quatro pontas é utilizado para

• A. implantação seletiva de dopantes na lâmina de silício.
• B. medida da resistividade da lâmina de silício.
• C. medida da espessura do óxido de porta.
• D. medida das características corrente-tensão de um transistor MOSFET.
• E. levantamento das característica capacitância-tensão de capacitores MOS.

No projeto de um circuito integrado analógico, frequentemente é necessária a inclusão de capacitores no chip. Em uma tecnologia CMOS padrão com 3 camadas de metal, 2 camadas de polisilício e poço n, qual dos capacitores abaixo tem sua capacitância mais sensível a variações de tensão?

• A. Capacitor de placas paralelas polisilício1-polisilício2.
• B. Capacitor de placas paralelas metal1-metal3.
• C. Capacitor de placas paralelas metal1 – polisilício1.
• D. Capacitor MOS no poço n.
• E. Capacitor de polisilício2 interdigitado.

Para se projetar um pixel de memória flash, não volátil, com dimensões mínimas compatível com tecnologia CMOS é necessário

• A. ter uma porta flutuante e uma porta de controle para se obter o tunelamento de portadores de carga.
• B. ter duas portas flutuantes para a troca de portadores de carga entre elas.
• C. acrescentar uma janela óptica no encapsulamento para a interação com a radiação ultra-violeta (UV).
• D. utilizar MOSFETs modo depleção do canal ao invés de MOSFETs modo enriquecimento do canal.
• E. utilizar tecnologia SOI (Silicon-on-Insulator).

Em um transistor PMOS de efeito de campo de um processo CMOS padrão,

• A. a região do dreno deve ser mais dopada que a da fonte.
• B. a região da fonte deve ser mais dopada que a do dreno.
• C. dreno e fonte devem ser fortemente dopados com fósforo.
• D. dreno e fonte são alinhados pela respectiva porta, não necessitando de máscara litográfica específica.
• E. a mobilidade dos portadores de carga no canal é maior que a dos portadores no canal de um NMOS com as mesmas dimensões.

Qual dos processos abaixo não está diretamente relacionado com as etapas de fabricação de um circuito integrado em um processo CMOS padrão moderno?

• A. Oxidação.
• B. Deposição química a vapor.
• C. Difusão.
• D. Corrosão por plasma.
• E. Funcionalização da superfície.