Questões de Engenharia Elétrica da FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

No que concerne à porta lógica AND, pode-se afirmar que:

• A. Uma porta AND tem necessariamente duas entradas e uma saída.
• B. Uma porta AND tem necessariamente duas ou mais entradas e duas saídas.
• C. Uma porta AND de duas entradas tem oito possibilidades de entrada.
• D. Se uma entrada de uma porta AND de duas entradas está em nível lógico alto, a saída indicará o nível lógico alto.
• E. Se uma entrada de uma porta AND de duas entradas está em nível lógico alto, a saída indicará o nível lógico da outra entrada.

Para aumentar a anisotropia de corrosão por plasma RIE, é necessário:

• A. Diminuir a potência e aumentar a pressão de gás.
• B. Aumentar a frequência de gerador.
• C. Diminuir a frequência de gerador.
• D. Aumentar potência e diminuir a pressão de gás.
• E. Aumentar potência e aumentar a pressão de gás.

O processo de teste a que um sistema VLSI é submetido após a fabricação tem por objetivo:

• A. Verificar se o projeto foi realizado corretamente.
• B. Assegurar que as especificações funcionais foram atingidas.
• C. Assegurar que o processo de fabricação foi feito sem falhas.
• D. Separar os dispositivos melhores para serem vendidos mais caro.
• E. Melhorar o yeild do processo de fabricação.

Em processo RIE, com aumento da potência de gerador:

• A. Aumenta a seletividade e taxa de corrosão.
• B. Aumenta a anisotropia e a taxa de corrosão.
• C. Melhora a seletividade de corrosão.
• D. Diminui a taxa de corrosão.
• E. Diminui a temperatura da amostra.

Para um determinado circuito integrado de sinais mistos (analógico e digital) VLSI, seu plano de teste prescreve de 10⁸ vetores de teste a serem aplicados para teste da parte digital. Para o teste dos blocos analógicos é gasto 3 segundos. Empregase um equipamento de teste com capacidade de aplicação de 50 Mega (50x10⁶) vetores de teste por segundo. O custo operacional do ATE (equipamento automático de teste) é de R$0,02 por segundo de uso. Estima-se que o yeild do processo de fabricação circuito integrado em questão é de 80%. Qual o custo estimado do teste por chip bom?

• A. R$0,04.
• B. R$0,06.
• C. R$0,10.
• D. R$0,12.
• E. R$0,125.

Qual a técnica utilizada para medidas de taxa de corrosão em amostras?

• A. Espectrometria de massa.
• B. Perfilometria.
• C. Elipsometria
• D. Espectroscopia por emissão ótica.
• E. Reflectometria.

A concepção de um de um circuito integrado da especificação ao dispositivo físico pode ser divida em quatro grandes etapas que compreendem: síntese do design, verificação, fabricação e teste. Em relação a estas etapas afirma-se o disposto a seguir. I. A síntese do design implementa as funcionalidades de entrada e saída da aplicação alvo levando em conta as características do processo de fabricação e dispositivos. II. A verificação destina-se a apenas a complementar a etapa de teste do dispositivo físico. III. A etapa teste deve iniciar já na etapa de design com o objetivo de facilitar a sua realização após a fabricação. Com relação às afirmações acima, pode-se afirmar que:

• A. Apenas I e II são verdadeiras.
• B. Apenas I e III são verdadeiras.
• C. Apenas II e III são verdadeiras.
• D. I, II e III são verdadeiras.
• E. Apenas a I é verdadeira.

Qual o intervalo típico da pressão de gases utilizados para corrosão tipo RIE?

• A. 1-10 Torr.
• B. 0,1-10 mTorr.
• C. 10-100 mTorr.
• D. 100-760 Torr.
• E. 1- 10 Torr.

No contexto de geração de vetores de teste para um dado sistema afirma-se o que segue.

I. A geração dos vetores de teste é independente do tipo falha, basta conhecer a função lógica que relaciona as entradas e saídas primárias do sistema.

II. Considerando um sistema digital combinacional, se todos os vetores de testes que detectam uma falha F1 também detectam a F2, pois ambas possuem a mesma função lógica de falha. Diz-se então que elas são falhas equivalentes.

III. Um circuito lógico implementa sua função lógica de forma correta sob o ponto de vista estático. Mas, em algum ponto do mesmo, pode ocorrer atraso excessivo de propagação do sinal ou lentidão na transição. A captura deste tipo de falha somente pode ser feita através de um teste “at speed” observando diretamente o sinal em questão em um osciloscópio.

• A. Apenas I e II são verdadeiras.
• B. Apenas II e III são verdadeiras.
• C. Apenas I e III são verdadeiras.
• D. Apenas a II é verdadeira.
• E. Apenas a III é verdadeira.

Qual o intervalo típico de energia de íons em processo RIE?

• A. 1-10 eV.
• B. 10-100 eV.
• C. 100-1000 eV.
• D. 1-100 eV.
• E. 1 – 1000 eV.