Questões de Engenharia Elétrica da FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)

No projeto de um sistema em chip (SoC), é empregado um grande número de núcleos e blocos de propriedade intelectual. Uma estratégia para lidar com a testabilidade deste tipo de sistema é:

• A. Reprojetar os núcleos para unificar as interfaces de teste.
• B. Utilizar o conceito de ‘wrapper’ para unificar a interface de teste externa aos núcleos de forma a criar um test access mechanism (TAM) a cada bloco hierárquico a ser testado.
• C. Colocar pontos de teste para possibilitar o acesso aos núcleos utilizados.
• D. Trazer para um conjunto de pinos externos a interface de teste de cada núcleo.
• E. Não existe estratégia para testar este tipo de sistema.

Para simular o valor de transcondutância de um determinado transistor nMOS, polarizado na região tríodo para tensão entre fonte e dreno de 100 mV, que parâmetros são necessários?

• A. Mobilidade de portadores no canal, espessura do óxido de porta, largura e comprimento da porta.
• B. Somente a Mobilidade de portadores no canal.
• C. Somente a espessura do óxido de porta.
• D. Espessura do óxido de porta, largura e comprimento da porta.
• E. Mobilidade de portadores no canal, largura e comprimento da porta.

No contexto do fluxo de projeto de um circuito integrado afirma-se o que segue.

I. O resultado da síntese lógica de um sistema digital é um netlist de portas lógicas que implementa a funcionalidade modelada em HDL.

II. O emprego de linguagem HLD Verilog para modelamento de um sistema nos dá um nível de abstração dos detalhes relativos à sua implementação física.

III. Tendo o projeto passado pela análise estática de temporização (STA – static timing analysis ) e pela checagem de equivalência lógica (LEC – logic equivalence checking) durante a síntese lógica não há necessidade de repetir estes passos novamente após o leiaute.

• A. Apenas I é verdadeira.
• B. Apenas II é verdadeira.
• C. Apenas I e II são verdadeiras.
• D. Apenas I e III são verdadeira.
• E. I, II e III são verdadeiras.

A simulação de um processo de oxidação térmica sobre uma lâmina de Si apresentou uma espessura total de 1000 nm do óxido de Si obtido. Qual a espessura da camada superficial de Si que foi consumida durante o processo de oxidação?

• A. Cerca de 660 nm
• B. Cerca de 330 nm
• C. Cerca de 550 nm
• D. Cerca de 440 nm
• E. Cerca de 220 nm

A etapa de síntese da malha de distribuição de relógio (CTS – clock tree synthesis) de um sistema digital deve ser feita:

• A. Durante a síntese lógica.
• B. Durante a simulação lógica.
• C. Durante o STA (static timing analysis).
• D. Após a disposição dos blocos no leiaute (placement).
• E. No momento da definição da arquitetura do sistema.

Por que se utiliza a lâmina de Si com orientação cristalina (100) para a fabricação de dispositivos para a tecnologia CMOS?

• A. Quando crescido o óxido de Si sobre a lâmina, apresenta a maior densidade de defeitos na interface entre SiO₂/Si.
• B. Não se utiliza a orientação (100) para a fabricação de dispositivos para a tecnologia CMOS e sim a orientação (110).
• C. Quando crescido o óxido de Si sobre a lâmina, apresenta a menor densidade de defeitos na interface entre SiO₂/Si.
• D. Quando crescido o óxido de Si sobre a lâmina, apresenta a menor densidade de defeitos na interface entre Si₃N₄/Si.
• E. Não se utiliza a orientação (100) para a fabricação de dispositivos para a tecnologia CMOS e sim a orientação (111).

No contexto da implementação física de um circuito integrado afirma-se o que segue. I. O efeito de eletromigração (EM) é decorrente da alta densidade de corrente e alternância de temperatura nas linhas de interconexão sendo uma das causas de ruptura ou falha mecânica das mesmas. II. O emprego de bibliotecas de células com múltiplos Vt (tensões de limiar dos transistores) objetiva a redução da corrente de fuga (leakage) em geometrias com canal mais curto. III. Efeitos de interferência entre trilhas de roteamento têm impacto no incremento do atraso na linha afetado degradando a integridade do sinal.

• A. Apenas I é verdadeira.
• B. Apenas II é verdadeira.
• C. Apenas I e II verdadeiras.
• D. Apenas I e III verdadeira.
• E. I, II e III são verdadeiras.

Leia atentamente as afirmativas abaixo.

I – O plasma pode ser caracterizado por fluorescência de raios-X.

II – A espectrometria de emissão ótica é uma técnica de caracterização de plasma baseada na emissão de fótons característicos pelo plasma.

III – A espectrometria de emissão ótica possibilita a quantificação de espécies ativas e a medida da temperatura dos elétrons, dentre outras medidas possíveis.

Assinale a alternativa com a(s) afirmativa(s) correta(s).

• A. Apenas I está correta.
• B. Apenas II está correta.
• C. Apenas III está correta.
• D. Apenas I e II estão corretas.
• E. Apenas II e III estão corretas.

Quais das alternativas a seguir apresenta as etapas sequenciais do método padrão RCA para limpeza de lâminas de Si?

• A. 1ª etapa com solução:NH₄OH:H₂O, enxague em H2O; 2ª etapa com solução: HCl:H₂O, enxague em H₂O.
• B. 1ª etapa com solução: HCl:H₂O₂:H₂O, enxague em H₂O; 2ª etapa com solução: NH₄OH:H₂O₂:H₂O, enxague em H₂O.
• C. 1ª etapa com solução:NH₄OH:H₂O₂:H₂O, enxague em H₂O; 2ª etapa com solução: HCl:H₂O₂:H₂O, enxague em H₂O.
• D. 1ª etapa com solução: HCl:H₂O, enxague em H₂O; 2ª etapa com solução: NH₄OH:H₂O, enxague em H₂O.
• E. 1ª etapa com solução:NH₄OH:H₂O, enxague em H₂O; 2ª etapa com solução: H₂O₂:H₂O, enxague em H₂O.

O teste de um sistema com 4 entradas necessita um conjunto de vetores de testes conforme mostrados abaixo.

T0 = 0X01

T1 = 1XX1

T2 = X001

T3 = X111

Usando o conceito de compactação dos vetores de teste acima, qual a menor sequência de vetores que surtiria o mesmo efeito na presença de falhas simples?

• A. Aplicação dos vetores 0001 e 1001.
• B. Aplicação dos vetores 0001, 1001 e 1111.
• C. Aplicação dos vetores 1101 e 1011.
• D. Aplicação dos vetores 0001 e 1111.
• E. Não é possível compactar.